ThS. Ngô Đức Hoàng

Trung tâm Nghiên cứu và Đào tạo Thiết kế Vi mạch

- Nâng cấp tính năng lõi IP SigmaK3 (bộ nhớ RAM, bộ nhớ chương trình ngắt…)
- Tích hợp IP EEPROM vào thiết kế
- Phân tích và thiết kế specification của lõi IP SG-8V1 cho ASIC và FPGA.
- Hoàn thiện lõi soft IP SG-8V1 (front-end)
- Thiết kế lõi soft IP SG-8V1 cho Altera FPGA
- Hoàn thiện lõi hard IP SG-8V1 (back-end).
- Gửi file GDSII để kiểm tra và sản xuất thử chip SG-8V1 theo công nghệ UMC 0.25 um (hay tương đương) trước khi tiến hành sản xuất hàng loạt.
- Sản xuất chip SG-8V1 theo công nghệ UMC 0.25 um (hay tương đương)
- Nghiên cứu giao thức nạp chương trình cho EEPROM
- Thiết kế sơ đồ mạch KIT nạp SG-8V1
- Layout PCB phần ghi trên kit SG-8V1
- Thiết kế sơ đồ mạch các TargetBoard
- Layout PCB TargetBoard
- Viết chương trình kiểm tra các chức năng và hoạt động thực tế của SG-8V1
- Thiết kế sơ đồ mạch KIT phát triển DE SG-8V1
- Layout PCB KIT DE-SG-8V1
- Viết chương trình kiểm tra KIT DE-SG-8V1
- Viết các bài thí nghiệm, và tài liệu hướng dẫn sử dụng trên KIT DE SG-8V1

Dự án này nhằm tạo ra một chip vi điều khiển 8 bit hoàn toàn của Việt Nam và có khả năng thương mại hóa, chip có tên là SG8V1. SG8V1 được thực hiện ở công nghệ UMC 0.25um. Nội dung nghiên cứu bao gồm toàn bộ quy trình thiết kế chip vi điều khiển SG8V1: thiết kế tập lệnh cho lõi vi xử lý, phân tích thiết kế, viết RTL code, mô phỏng kiểm tra, thực hiện layout... Bản thiết kế cuối cùng được gửi cho nhà máy sản xuất chip. Công cụ không thể thiếu đối với các vi điều khiển là trình biên dịch Assembly/C cũng được nghiên cứu và phát triển. Ngoài ra, một sản phẩm khác của dự án là bộ KIT phát triển DE-SG8V1 nhằm hỗ trợ cho công tác giảng dạy, nghiên cứu và phát triển ứng dụng.