ThS. Bùi An Đông

Trường Đại học Khoa học Tự nhiên

Nghiên cứu chuẩn giao tiếp bus AMBA AXI.
Nghiên cứu về chuẩn giao tiếp PCIe và qui trình thiết kế lõi IP.
Kiến trúc phân lớp của PCIe gồm: Lớp vật lý(Physical); Lớp liên kết (Data Link); Lớp truyền/nhận (Transaction); Các lớp phần mềm (Software).
Thiết kế lõi IP giao tiếp theo chuẩn PCIe bằng việc viết code RTL.
Kiểm tra hoạt động bằng cách chạy mô phỏng và kiểm tra trên các Kit FPGA của Xilinx.
Viết chương trình để test lõi IP giao tiếp theo chuẩn PCIe.
Giao tiếp giữa lõi IP với thiết bị ngoại vi theo chuẩn PCIe.

Nhóm nghiên cứu đã hoàn thành việc thiết kế lõi IP PCIe đầu cuối (End point) 2.0 đáp ứng những thông số kỹ thuật đã đề ra.
Lõi IP này đã được kiểm tra hoạt động dựa trên hệ thống SoC chứa lõi PCIe EndPoint trên FPGA thực hiện được các chức năng như: truy xuất được tập thanh ghi cấu hình và điều khiển của lõi PCIe; đọc ghi được dữ liệu của lõi PCIe khi giao tiếp với máy tính; giao tiếp được với VGA và SD card giữa máy tính Host và SoC thông qua lõi PCIe.
Kết quả có khả năng có khả năng ứng dụng của lõi IP PCIe trong các hệ thống nhúng ở các lĩnh vực khác nhau như Viễn thông, đa phương tiện, công nghiệp, tự động hóa.